Formation de flux de flux dans le processus FINFET

L'évolution des FINFET (FINFET) des transistors planaires aux FINFET est une architecture de transistor avancée conçue pour améliorer les performances et l'efficacité des circuits intégrés. Il réduit l'effet à canal court en convertissant les transistors planes traditionnels en structures tridimensionnelles, permettant des transistors plus petits, plus rapides et moins consommateurs de puissance. Dans cet article, nous présenterons le processus de fabrication FINFET, à commencer par le substrat de silicium et se terminant par la fabrication de la nageoire.

0040-09094 Chambre 200mm

1. Préparation initiale et traitement de surface

Nettoyage de la plaquette
Avant que tout traitement ne commence, les tranches de silicium doivent subir un processus de nettoyage approfondi pour s'assurer que leur surface est exempte d'impuretés ou de contaminants. Cette étape est essentielle pour obtenir des dispositifs FINFET de haute qualité.

Croissance de la couche d'oxyde de tampon.Ensuite, une couche très mince de dioxyde de silicium (SiO2) est cultivée thermiquement à la surface du silicium pour agir comme une couche d'oxyde de plaquette. Cette couche protège non seulement le substrat de silicium contre le traitement ultérieur, mais fournit également une bonne interface pour le dépôt ultérieur du nitrure de silicium.

Dépôt de nitrure de silicium
Par la suite, une couche de nitrure de silicium (SIN) est déposée sur le dessus de la couche d'oxyde de pad par le dépôt chimique de vapeur (CVD) ou d'autres méthodes. Le nitrure de silicium joue ici un double rôle: il agit à la fois comme un masque dur (HM) pour guider la gravure du silicium pour former des nageoires; Il agit également comme une couche d'arrêt de CMP (polissage mécanique chimique) pour s'assurer que le processus de planarisation d'oxyde de STI ne surode pas le matériau sous-jacent.

2. Application de la technologie SADP

Étant donné que l'espacement des nageoires est si petit à des nœuds avancés tels que 22 nm ou 14 nm, une lithographie à l'immersion de 193 nm de 193 nm ne peut pas atteindre le niveau de finesse requis, donc la technologie d'auto-alignement à double modelage (SADP) a été introduite pour augmenter la densité du motif.
Dépôt de couche de motif faux SADP
Premièrement, une couche de matériau temporaire (par exemple, le silicium amorphe a-si) est déposée sur le masque dur du nitrure de silicium pour agir comme une "fausse" couche de motif. Le matériau doit avoir des propriétés de gravure hautement sélectives pour la distinguer des matériaux sous-jacents de nitrure de silicium et d'espaceur latéral dans les étapes suivantes.
Application et exposition photorésistaires
Une couche uniforme de photorésistaire est appliquée sur toute la structure empilée et exposée à l'aide d'un masque de motif d'espace de ligne spécifique pour définir la position approximative des nageoires. Ce modèle sera la préfiguration du processus de gravure qui sera mentionné.
Le motif est transféré sur la couche de faux motif
La photorésistaire exposée est développée pour former le "faux" modèle initial de la nageoire. Ces modèles sont ensuite transférés à la couche de silicium amorphe sous-jacente par gravure du plasma jusqu'à ce qu'elles atteignent la surface du nitrure de silicium.

Retirer la photorésistaire
Une fois la gravure terminée, la photorésistaire doit être retirée, composée généralement de étapes de décapage et de nettoyage pour se préparer à l'étape suivante. Cette étape garantit qu'il n'y a pas de résidus qui affectent le processus ultérieur.
Dépôt d'espaceur conforme

Utilisez ALD pour déposer une couche diélectrique conforme (par exemple, SiOX) qui couvre uniformément toutes les surfaces, qui formeront un espaceur latéral dans une étape de retraite de gravure ultérieure. Le choix de cette couche est crucial pour la forme finale des nageoires.

0040-13865 producteur de chambre de 200 mm de BOOY
Gravurez-vous pour former une entretoise
La gravure sèche anisotrope est réalisée sur la couche diélectrique conforme, ne laissant que la couche diélectrique sur le paroi latérale perpendiculaire à la surface de la plaquette, entraînant la formation d'un espaceur. Ces espaceurs deviennent finalement des modèles à motifs pour les nageoires réelles. Si le silicium amorphe est utilisé comme un faux matériau de structuration, une solution KOH peut être utilisée pour éliminer le silicium amorphe avec peu ou pas d'impact sur l'espaceur d'oxyde de silicium ou le masque dur du nitrure de silicium en dessous.
Supprimer le faux motif
Utilisez des gravures hautement sélectives pour éliminer les faux motifs de silicium amorphe sans endommager l'espaceur d'oxyde de silicium ou le masque dur du nitrure de silicium en dessous. Cela laisse une photolithographie du motif d'espaceur à double densité, qui correspond aux nageoires qui suivent.

3. Le motif de la nageoire est raffiné

Application de masque de coupe

La photorésistaire est à nouveau recouverte et photo-gravée dans le but de définir quelles zones seront conservées en tant qu'ailettes et quelles zones doivent être retirées. Cette étape détermine la disposition exacte des ailettes.

Mode d'espaceur
En utilisant la technologie de gravure du plasma réactif, les espaceurs indésirables sont sélectivement supprimés tout en minimisant l'impact sur les masques durs du nitrure de silicium.

Les nageoires sont éclipsées pendant un moment
L'espaceur restant est utilisé comme masque pour l'étape de gravure en silicium primaire. Cette étape détermine directement la forme et la taille des ailettes, de sorte que les paramètres de gravure doivent être étroitement contrôlés pour obtenir la structure d'ailettes idéale. Pendant le processus de gravure, l'oxyde de pad est d'abord retiré, puis les nageoires de silicium sont gravées en fonction du motif du masque dur du nitrure de silicium. Pour les puces de processus 14 nm, le pas de nageoires minimum peut être aussi petit que 42 nm.

Ces étapes font partie d'un flux de processus finfet typique du substrat de silicium à la formation des ailerons. L'ensemble du processus implique de multiples défis sophistiqués d'ingénierie et techniques visant à atteindre des circuits intégrés à haute puissance et à faible puissance. À mesure que la technologie progresse, les processus FINFET évoluent pour s'adapter à des tailles de fonctionnalités plus petites et à des niveaux d'intégration plus élevés. Chaque étape est soigneusement conçue pour assurer la qualité et les performances optimales du produit final.