Fabrication de puces: dépôt de couches minces

Dans le monde microscopique des copeaux, les transistors doivent être isolés et les fils métalliques doivent être connectés par des couches conductrices - ces épaisseur nanométriques (1 nanomètre=d'un milliard de mètres) d'épaisseur sont comme une brosse qui "dessine des circuits" pour les puces. Les trois technologies de dépôt de couches minces de noyau dans la fabrication de semi-conducteurs: ALD, CVD, PVD, jouent chacune un rôle irremplaçable.

Comparaison des trois grandes technologies

Caractéristiques	Dépôt de couche atomique (ALD)	Dépôt de vapeur chimique (CVD)	Dépôt de vapeur physique (PVD)
Taux de dépôt	Extrêmement lent (1-10 nm / minutes)	Moyen (10-100 nm / minutes)	Extrêmement rapide (100 nm-1 μm / minutes)
Capacités de couverture	CONFORMAL PARFAIT (couverture à 100% des tranchées profondes)	Moyen conforme (transmission du gaz-dépendante)	Couverture droite (couche de surface
Matériaux applicables:	Oxydes / nitrures / oxydes / métaux métalliques	Composés oxyde / nitrure / métal	Oxydes partiels métalliques / alliages
Température de traitement	Température large (50-400 degrés)	Température élevée (300-1000)	Basse température (température ambiante -500 degrés)
Principe de dépôt	Croissance de la couche atomique auto-limitante (couche empilée par couche comme un mur)	Dépôt de réactions chimiques en phase gazeuse (par exemple, "neige")	Pulvérisation / évaporation physique (comme la peinture)
Directionnalité	Isotropie (couverture uniforme dans toutes les directions)	Isotrope (le gaz peut pénétrer dans les crevasses)	Direction droite (vaporiser uniquement dans la zone de vue directe)

Ald: dispositifs de précision

Avantage: revêtement uniforme à l'échelle atomique à la surface des structures 3D (par exemple les nageoires FINFET).

Applications typiques: couche diélectrique de grille haute K pour les puces inférieures à 7 nm, couche d'isolation capacitive pour les puces mémoire. Coût: vitesse lente et coût élevé.

2. CVD: films à grande échelle

Avantages: dépôt efficace de composés complexes (par exemple, isolation de silice, couche de passivation du nitrure de silicium).

Direction de l'innovation: les MCV à base de plasma (PECVD) réduisent la température et réduisent les dommages à la couche inférieure.

PVD: interconnexion métallique

Avantages: dépôt rapide des fils de cuivre / aluminium, barrières en titane / tantale.

Flaw fatal: Impossible de couvrir profondément via les parois latérales → nécessite une utilisation avec ALD / CVD.

0021-02395 REV.B RING INSERT, Aluminium DXZ SACVD

Défi d'ingénierie: lorsque la structure de la puce a un rapport profondeur / largeur de 40: 1 (équivalent à un diamètre de tête de puits de 1 mètre et une profondeur de puits de 40 mètres), seul ALD peut complètement couvrir le mur de puits de forage!

0010-37264 Chambre de recharge multiples

Pourquoi avez-vous besoin de trois technologies?

Exigences de précision: l'épaisseur de la couche diélectrique de la porte de transistor ≈ 12 atomes, qui n'est pas contrôlable sans Ald.

Équilibre de l'efficacité: la couche de conducteur de métal est terminée en 10 minutes avec PVD, et ALD prend 10 heures.

Adaptabilité structurelle: Structure plane → CVD / PVD; Nano-trains 3D → Doit être ald.

Conséquences de l'échec du film Épaisseur inégale:

La différence de couche diélectrique de la porte est 1 atome → fuite du transistor augmente de cent fois.

Couvrage défaut: La paroi latérale du trou profond n'est pas couverte → Cauteur de métal court-circuit.